芯片，是近一直牽動(dòng)著中國(guó)科技行業(yè)的核心技術(shù)，5G，將是引領(lǐng)科技未來十年以上發(fā)展的基礎(chǔ)通信技術(shù)，中國(guó)更是將其納入了未來十年50萬億新基建的七大板塊之一。自然，5G芯片的行業(yè)發(fā)展及技術(shù)將會(huì)是這場(chǎng)未來十年以上通信時(shí)代和基礎(chǔ)設(shè)施建設(shè)的。

2020年6月28日，在《電子工程專輯》、《電子技術(shù)設(shè)計(jì)》、《電子商情》三大媒體聯(lián)合舉辦的“2020年中國(guó)IC領(lǐng)袖峰會(huì)”上，中興資深SoC芯片副總鄒飛從5G芯片產(chǎn)業(yè)發(fā)展趨勢(shì)、5G無線芯片設(shè)計(jì)挑戰(zhàn)、5G無線芯片關(guān)鍵技術(shù)等方面闡述了5G芯片行業(yè)發(fā)展趨勢(shì)及技術(shù)挑戰(zhàn)。

5G芯片產(chǎn)業(yè)發(fā)展趨勢(shì)

5G能給我們生活帶來什么呢？2020的全球疫情期間，經(jīng)過媒體和電視可以看到，專家通過高清視頻，參與疫情的分析和診斷，這就是5G商用一個(gè)場(chǎng)景。遠(yuǎn)程和智能醫(yī)療，都是基于5G的大帶寬和低延遲技術(shù)。具體來講，5G跟4G比有哪些大改變呢？

首先5G將通訊的幀格式做了重大調(diào)整，以前幀格式都是按10毫秒，現(xiàn)在調(diào)整到一個(gè)數(shù)量級(jí)，調(diào)整到1毫秒。傳輸速率由原來的150Mbps，到10Gbps。

為了適應(yīng)萬物互聯(lián)或者是海量的互聯(lián)，5G設(shè)計(jì)了mMTC支持海量連接。在5G里面有eMMB，mMTC，URLLC三種應(yīng)用場(chǎng)景，未來適應(yīng)這三種場(chǎng)景，采用了網(wǎng)絡(luò)切片技術(shù)，在同一套網(wǎng)絡(luò)上可以并行運(yùn)營(yíng)三種業(yè)務(wù)，5G因?yàn)榈脱舆t和大帶寬，為后面的人工智能，包括無人駕駛，VR，AR提供了很好的場(chǎng)景落地。

現(xiàn)在VR，AR，其實(shí)在應(yīng)用中多半都是連一根數(shù)據(jù)線，如果5G普及了這根數(shù)據(jù)線不需要了，這會(huì)極大提高用戶體驗(yàn)。這是相關(guān)媒體對(duì)未來5G發(fā)展闡述的預(yù)測(cè)，預(yù)計(jì)到2020年，5G終端基帶與射頻市場(chǎng)將合作，可能會(huì)超過5千億美金。到2020年全球基站芯片和器件市場(chǎng)可能會(huì)超過三百億美金，核心網(wǎng)這塊有可能會(huì)超過上百億美金，物聯(lián)網(wǎng)這塊，以NB-IoT和eMTC為代表物聯(lián)網(wǎng)芯片市場(chǎng)也可能會(huì)超過上百億。

看一下半導(dǎo)體產(chǎn)業(yè)在2018年，進(jìn)入2019年這個(gè)期間，在5G商用之前實(shí)際上有一個(gè)下降的趨勢(shì)。但是在5G商用和AI物聯(lián)網(wǎng)，汽車智能化推動(dòng)下，其實(shí)在2019年開始出現(xiàn)一個(gè)反彈，另外一個(gè)趨勢(shì)，隨著技術(shù)演進(jìn)，芯片占比和營(yíng)收占比會(huì)越來越高。

5G無線芯片設(shè)計(jì)挑戰(zhàn)

芯片其實(shí)就是5G發(fā)展的一個(gè)基石，某通訊廠商在5G初始發(fā)展過程中并不是以（ASIC）為基石，近技術(shù)測(cè)試，包括成本方面都不占，在國(guó)內(nèi)折戟了?，F(xiàn)在他們公司也在將FPGA方案調(diào)整為ASIC方案。中興微電子，特別是系統(tǒng)端市場(chǎng)已經(jīng)投入了20幾年了，我們涉及的主要市場(chǎng)還是系統(tǒng)測(cè)試像接入網(wǎng)和承載網(wǎng)，包括后面核心網(wǎng)，我們?cè)诮尤刖W(wǎng)，有多?；鶓B(tài)芯片和射頻芯片，包括有OTN，包括在光傳輸這塊有600G的OTN芯片，100G的光模塊DS芯片，在路由交換這塊，我們有8.8T的分組交換套片，2.4T網(wǎng)絡(luò)處理器及以太網(wǎng)交換機(jī)芯片。

在終端這塊可能投入稍微小一些，有NB-IoT物聯(lián)網(wǎng)的芯片，還有家庭網(wǎng)光芯片，還有8K高清多媒體芯片。5G芯片設(shè)計(jì)挑戰(zhàn)大概什么樣呢？我們以5G基站為例，5G時(shí)代通道數(shù)有8倍，5G時(shí)代變成了64T64R，處理的單載波帶寬由原來20兆變?yōu)?00兆，甚到高頻時(shí)候到400兆，流數(shù)原來4-8，可能變成后面的16-32，這個(gè)處理能力基本上都是5倍，20倍的。

所以在芯片集成度，性能方面來說，5G芯片都需要大幅。同時(shí)要考慮到，特別是AAU這塊，它的散熱，它是得靠自然散熱，沒有辦法添加空調(diào)或者風(fēng)扇，所以功耗不能無限，或者說增加特別多。所以功耗這塊是我們必須要考慮的，另外靈活性，因?yàn)?G協(xié)議實(shí)際上是在不停演進(jìn)，我們不是做一款芯片就不支持協(xié)議的演進(jìn)，所以我們?cè)陟`活性上面也是有訴求的。

5G這么多需求，到芯片實(shí)現(xiàn)商來說，可能芯片能實(shí)現(xiàn)更高的性能，更高的功耗？還有超大規(guī)模，還有高集成度，高性能來說，因?yàn)槲覀兊乃懔κ怯?0倍，所以說我們對(duì)于CPU，DSP的要求是前所未有的提高。因?yàn)橘J款增加，導(dǎo)致對(duì)外存，像DDR的貸款需求是大幅的，單靠增加DDR個(gè)數(shù)可能都沒有辦法滿足我們的要求，我們得像HBM這種新技術(shù)進(jìn)行演進(jìn)，包括對(duì)外接口，像在4G時(shí)代對(duì)外接口可能就是200G夠用了，但是到了5G時(shí)代，可能要達(dá)到數(shù)T，所以你的接口必須由原來的10G，25G，向50G，112G演進(jìn)。由于性能提高，主頻原來說可能都是幾百兆，到了5G時(shí)代不說CPU，就說一些加速器可能都要到達(dá)1T，2T工作頻率。

功耗這塊，因?yàn)樾酒?guī)模變大，功耗從幾十萬，可能到幾百萬。所以功耗分析和低功耗是我們必須要去考慮的事情，超大規(guī)模帶來另外一個(gè)問題就是如何實(shí)現(xiàn)?？赡芤粋€(gè)幾十萬，或者幾千萬芯片，不用考慮一些難度，但是到了幾十億就會(huì)遇到各種各樣的瓶頸，比如頂層走線。未來應(yīng)對(duì)這些挑戰(zhàn)我們提出一些關(guān)鍵技術(shù)，因?yàn)樽鲂酒?，特別是我們做大規(guī)模SOC芯片，IP永遠(yuǎn)是我們需要討論的，比如5G高速的ADDA，相對(duì)于4G來說，無論是采樣頻率，還是采樣帶寬都是大幅的，所以ADDA的性能也需要得到大幅的。因?yàn)槲覀冃枰?jì)算或者運(yùn)算的帶寬、流量也是很大，所以我們對(duì)DSP、CPU都是有嚴(yán)苛的要求。

因?yàn)樾枨蠖际菐妆兜脑黾?，所以我們?duì)架構(gòu)必須要，特別是架構(gòu)的平臺(tái)設(shè)計(jì)。因?yàn)樵O(shè)計(jì)一個(gè)架構(gòu)沒有平臺(tái)進(jìn)行落地，你沒有辦法驗(yàn)證這個(gè)架構(gòu)是否符合你的設(shè)計(jì)預(yù)期。關(guān)于林火行，因?yàn)槲覀冊(cè)O(shè)生產(chǎn)的芯片或者做的芯片不可能只為了應(yīng)對(duì)一種場(chǎng)景或者不為將來做更多的事情，因此靈活性是我們必須要保證的。另外我們處理的業(yè)務(wù)可能千奇百怪，所以不可能光CPU或者DSP打天下，這可能需要更多的異構(gòu)。

軟硬件的合理劃分我就不多說了，因?yàn)橛布乃俣扔肋h(yuǎn)快于軟件的速度，但硬件有一定的局限性，所以在做架構(gòu)設(shè)計(jì)的時(shí)候軟硬件劃分也是*重要的。低功耗到了幾十瓦或者功耗特別大的芯片，這也是*重要的，對(duì)于低功耗我們有多種手段，從架構(gòu)、算法就開始著手考慮這些事情。在實(shí)踐上面有多電源、電源關(guān)斷這也是我們必須要考慮的，像傳統(tǒng)的多頻點(diǎn)，包括后續(xù)的AVS、DVS這種技術(shù)。

物理實(shí)驗(yàn)這一塊也是難點(diǎn)（大芯片布局），因?yàn)槲覀儸F(xiàn)在芯片規(guī)模特別龐大，可能模塊由原來的十幾、幾十變成上百，所以這個(gè)芯片怎么布局也是特別重要的。

關(guān)于先進(jìn)的話，目前我們的規(guī)?？赡苓_(dá)到幾十億或者上百億，所以你不采用先進(jìn)無論是成本，還是功耗，這方面都是完全沒有辦法實(shí)現(xiàn)的事情。因?yàn)橐?guī)模機(jī)器龐大，如果讀了時(shí)鐘還用傳統(tǒng)的CTS或者傳統(tǒng)的分指樹，這基本上是不可能完成的任務(wù)。關(guān)于封裝技術(shù)，現(xiàn)在隨著的演進(jìn)、放緩，還有數(shù)字跟模擬，特別是模擬的演進(jìn)更緩慢，所以先進(jìn)封裝包括MSF或者后期的封裝也是未來發(fā)展的趨勢(shì)。

5G無線芯片關(guān)鍵技術(shù)

5G芯片涉及關(guān)鍵應(yīng)對(duì)技術(shù)有以下幾個(gè)方面：

關(guān)鍵IP

? 高速SERDES

? 高速ADC/DAC

? 高性能DSP

? 高性能CPU

架構(gòu)創(chuàng)新

? 架構(gòu)設(shè)計(jì)平臺(tái)

? 靈活互聯(lián)架構(gòu)

? 異構(gòu)設(shè)計(jì)

? 合理軟硬件劃分

低功耗技術(shù)

? 系統(tǒng)架構(gòu)及算法優(yōu)化

? 多電源域/電源關(guān)斷

? Clock gating

? 多時(shí)鐘/多頻點(diǎn)方案

? AVS/DVFS低功耗方案

物理實(shí)現(xiàn)技術(shù)

? 大芯片布局技術(shù)

? 先進(jìn)技術(shù)

? 結(jié)構(gòu)化時(shí)鐘樹

? 先進(jìn)封裝技術(shù)

其根本目的是要實(shí)現(xiàn)更高效、低成本、低功耗、高性能關(guān)鍵技術(shù)。

對(duì)IP來說，要求的性能永遠(yuǎn)是更強(qiáng)的，主頻肯定是越高越好，面積肯定是越小越好。內(nèi)存不一定是越大越好，能耗肯定是越低越好，但市面上能選擇的CPU種類還是比較多的，它的功耗、性能不是完全等價(jià)的，所以在選型這一塊需要做很多的評(píng)估工作。一個(gè)的架構(gòu)一定要有一個(gè)高效，并且能量化的手段，那這個(gè)架構(gòu)是滿足我們?cè)O(shè)計(jì)需求的。實(shí)際上VS是一個(gè)不錯(cuò)的選擇，目前GTEES平臺(tái)已經(jīng)創(chuàng)立。我們會(huì)對(duì)自研加速器進(jìn)行一些建模，為什么要進(jìn)行建模？在前期你的代碼可能是沒有的，就算有，反證時(shí)間可能是沒有辦法想象的，建模好處就是能快速進(jìn)行一個(gè)反證，驗(yàn)證這個(gè)平臺(tái)架構(gòu)是否合理，或者架構(gòu)瓶頸和缺陷在哪里。另外還有一個(gè)好處，在硬件好的時(shí)候，能為軟件提供一個(gè)調(diào)試平臺(tái)，這樣加快芯片的商用，為什么現(xiàn)在的5G商用落地這么快，無論GT還是華為，在芯片推出來的半年以內(nèi)芯片規(guī)模就能商用，就是依賴于各個(gè)廠家他們的仿真平臺(tái)，可以做軟硬件同步開發(fā)。

自研的算法IP，在5G協(xié)議里面常用一些IP基本上都已經(jīng)通過自研，都有自己的模型。講兩個(gè)架構(gòu)探索的方案，其實(shí)前期我們做了一個(gè)系統(tǒng)邏輯圖，通過一些簡(jiǎn)單分析做了一個(gè)架構(gòu)同一個(gè)架構(gòu)進(jìn)行建模，發(fā)現(xiàn)某些走線能進(jìn)一步合并，通過優(yōu)化獲得了不錯(cuò)的收益，有20%多，面積了也接近20%。另外一個(gè)軟硬件協(xié)同劃分，以前都是軟件直接調(diào)度，前期處理完，通知軟件，軟件再通知下級(jí)硬件，這種軟件效率永遠(yuǎn)比硬件要低，這種效率到了5G，基本上沒有辦法滿足要求，所以我們可以通過調(diào)整架構(gòu)，硬件直接觸發(fā)，這樣把任務(wù)處理的時(shí)間大大壓縮了，這個(gè)性能也就了，其實(shí)做ES仿真跟傳統(tǒng)設(shè)計(jì)來看，仿真這塊，或者建模這塊占用時(shí)間會(huì)比以前看上去多很多。但是他可以加快后面代碼實(shí)現(xiàn)，包括驗(yàn)證，你有仿真或者架構(gòu)平臺(tái)，對(duì)你后面的驗(yàn)證組織都會(huì)快很多。所以對(duì)整個(gè)項(xiàng)目總體來看，到終還是有10-20%的，時(shí)間的節(jié)省。

功耗，特別到的5G芯片，是芯片設(shè)計(jì)中重中之重。功耗設(shè)計(jì)或者功耗優(yōu)化也是一直貫穿于整個(gè)設(shè)計(jì)流程之中的，架構(gòu)設(shè)計(jì)，比如算法IP，從系統(tǒng)設(shè)計(jì)到架構(gòu)設(shè)計(jì)包括，包括布局實(shí)現(xiàn)，包括量產(chǎn)。我們做了一個(gè)大概的評(píng)估，內(nèi)部某一個(gè)5G基帶芯片優(yōu)化評(píng)估，從方案優(yōu)化這塊，大概優(yōu)化出了20W，從獨(dú)點(diǎn)運(yùn)營(yíng)的方案，因?yàn)槲覀兾磥碜非笏懔?，像DSP，未來達(dá)到某一個(gè)平點(diǎn)需要加壓，否則在當(dāng)前情況下是不可能做到的。

其實(shí)芯片上有很多其他模塊可能不需要，可能他的頻率沒有那么高，或者代碼分隔比較好能滿足。我們會(huì)采用多電源，（英）跟代碼分隔有關(guān)，這是代碼一些優(yōu)化。ABS是一個(gè)好技術(shù)，我們的量率肯定是有幾種不同的標(biāo)準(zhǔn)。對(duì)LT這個(gè)時(shí)候通過功率電壓來功耗，同時(shí)對(duì)SS片可以加壓，這樣我們做（英）的時(shí)候可以適當(dāng)放松對(duì)它的要求。對(duì)LF來說通過降壓可以控制功耗。

講一下物理實(shí)驗(yàn)幾個(gè)技術(shù)，這里我們做了一些實(shí)驗(yàn)，跟自己自研的，都不會(huì)特別差。所以對(duì)芯片設(shè)計(jì)，后面的實(shí)現(xiàn)，從項(xiàng)目經(jīng)驗(yàn)來看，這塊還是比較好的。物理實(shí)驗(yàn)另外一個(gè)技術(shù)就是Hfperscale，我們做了一個(gè)對(duì)比，隨著規(guī)模越大服務(wù)器的需求也是下降的?，F(xiàn)在芯片設(shè)計(jì)瓶頸，特別是高性能芯片設(shè)計(jì)瓶頸永遠(yuǎn)是存儲(chǔ)速度跟不上我們的算力，所以說算力一體化架構(gòu)也是未來的一個(gè)熱點(diǎn)，可重構(gòu)計(jì)算器，相當(dāng)于我們?yōu)槭裁匆峥芍貥?gòu)？實(shí)際上我們的應(yīng)用是千奇百怪的，或者是變化比較快的，如果能做到可重構(gòu)，相當(dāng)于我們可根據(jù)業(yè)務(wù)模型調(diào)整硬件處理流程，來達(dá)到匹配我們的預(yù)算。

新材料，新結(jié)構(gòu)，晶體管持續(xù)微縮也是一個(gè)方向。封裝也是近一個(gè)比較熱門的技術(shù)，現(xiàn)在芯片演進(jìn)速度在放緩的，包括模擬的芯片速度或者模擬IP速度遠(yuǎn)遠(yuǎn)跟不上數(shù)字，我們也可以考慮封裝技術(shù)合封到一起，也是一種方向，包括后面，我們的3D封裝，以后不用把芯片做的*巨大，可以拆成多個(gè)芯片設(shè)計(jì)，通過搭積木方式搭在一起，封裝在一起。帶寬能10倍，功耗也是有下降的。