無(wú)人機(jī)能順利完成飛行任務(wù)電源供應(yīng)不可或缺，過(guò)度放電電解液因分解而導(dǎo)致電池特性劣化并造成充電次數(shù)。為了保護(hù)電池的電源系統(tǒng)供電經(jīng)過(guò)欠壓保護(hù)模塊和穩(wěn)壓模塊，預(yù)測(cè)電源系統(tǒng)剩余的電量采用電源系統(tǒng)電壓的方法，查找由放電曲線建立的數(shù)據(jù)庫(kù)估計(jì)出電源系統(tǒng)中所剩余的電量。

無(wú)人機(jī)系統(tǒng)通信機(jī)載陀螺儀姿態(tài)數(shù)據(jù)高速產(chǎn)生無(wú)線數(shù)據(jù)模塊傳輸，采用FPGA FIFO高速數(shù)據(jù)緩沖基于FPGA內(nèi)建FIFO的無(wú)人機(jī)通信接口，高速異步FIFO緩沖將無(wú)人機(jī)陀螺儀姿態(tài)數(shù)據(jù)發(fā)送給地面站，提高數(shù)據(jù)傳輸質(zhì)量實(shí)現(xiàn)高速芯片與低速設(shè)備之間的通信，滿足低誤碼率與高穩(wěn)定性及無(wú)人機(jī)與地面站高速通信的需求，無(wú)人機(jī)系統(tǒng)飛行器傳回的姿態(tài)數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)提出了新的挑戰(zhàn)，采用ARM作為微處理器需要協(xié)調(diào)基于ARM處理器的高速陀螺儀模塊，處理器運(yùn)行空*作完成一幀數(shù)據(jù)的收/發(fā)。

處理器運(yùn)算周期了整個(gè)飛控系統(tǒng)的實(shí)時(shí)性帶來(lái)潛在的不穩(wěn)定因素，結(jié)合無(wú)人機(jī)系統(tǒng)發(fā)展采用FPGA FIFO作為高速數(shù)據(jù)緩沖，高速異步FIFO緩沖保證傳輸質(zhì)量與低速設(shè)備之間溝通的橋梁。無(wú)人機(jī)平臺(tái)用于仿真控制器和算法部署硬件中，輕松完成測(cè)試架構(gòu)快速系統(tǒng)原型，形成連續(xù)的確認(rèn)和驗(yàn)證過(guò)程。

構(gòu)架的目的包括：在不同的硬件平臺(tái)上不用改變即可對(duì)模型重復(fù)利用；對(duì)設(shè)計(jì)測(cè)試套件模型進(jìn)行重復(fù)使用以驗(yàn)證目標(biāo)系統(tǒng)；將透明模型完全集成到目標(biāo)硬件中創(chuàng)建一個(gè)系統(tǒng)的，快速的流程自動(dòng)生成的代碼集成到目標(biāo)硬件。